Proč je povrchová planarizace kritická ve výrobě polovodičů
Ve složitém světě výroby polovodičů, kde se tranzistory měří v atomech a obvody jsou leptány světlem, je základem celého úsilí jeden základní proces: planarizace povrchu. Často funguje v zákulisí a je tichým aktivátorem Moorova zákona a neúnavné snahy o menší, rychlejší a výkonnější čipy. Bez účinné planarizace by moderní mikroelektronika, jak ji známe, byla prostě nemožná.
Problém: Topografická noční můra
Proces vytváření integrovaného obvodu (IC) není plochý. Jedná se o sérii aditivních a subtraktivních kroků-ukládání vrstev kovu pro propojení, izolační materiály, jako je oxid křemičitý, a vzorování prvků pomocí fotolitografické fotolitografie. Každý cyklus nanášení a leptání vytváří postupně nerovnoměrnější topografii povrchu.
Představte si, že vytvoříte více{0}}vrstevné panoráma města. Po vybudování první sady struktur (tranzistorů) nalijete základ k jejich izolaci (dielektrická vrstva). Tento nový povrch je nyní kopcovitý a zrcadlí tvary pod ním. Pokus o vybudování nového, jemnějšího souboru staveb přímo na těchto kopcích by byl katastrofální. Totéž platí pro výrobu čipů.
Tato nerovnost představuje tři hlavní problémy:
1. Omezení hloubky ostrosti (DoF) v litografii:Fotolitografie, proces "tisku" obvodových vzorů na destičku, vyžaduje extrémně plochý povrch. Použité světlo má neuvěřitelně malou hloubku ostrosti. Pokud má povrch výrazné odchylky, některé oblasti budou zaostřené, zatímco jiné budou rozmazané, což povede k deformovaným nebo přerušeným obvodům. Jak se velikosti prvků zmenšují na nanometry, stává se tato tolerance prakticky nulovou.
2. Problémy s pokrytím kroků v metalizaci:Při nanášení následných vrstev, zejména kovu pro propojení, způsobuje drsný povrch problémy. Kov nanesený přes strmý schod se může v rozích příliš ztenčit a vytvořit slabé místo, které může vést k elektromigraci a případnému selhání obvodu. Špatné pokrytí schodů může také způsobit dutiny a zcela přerušit elektrické spojení.
3. Zvýšení složitosti propojení:Moderní čipy mohou mít více než 15 vrstev kovových propojení. Bez zploštění každé vrstvy před přidáním další by se kumulativní topografie stala neovladatelně extrémní, což by znemožnilo přesně vyrobit vyšší vrstvy.
Řešení: Chemické mechanické leštění (CMP)
Odpovědí tohoto odvětví na tuto výzvu je chemicko-mechanické leštění/planarizace (CMP). CMP je hybridní a hybridní technika, která kombinuje chemické leptání s mechanickým obrušováním za účelem dosažení globální planarizace-zploštění celého povrchu plátku.
Chemické působení:Na oplatku se aplikuje kaše obsahující chemikálie, jako jsou oxidační činidla a oxidační činidla. Tím se změkčí nebo upraví vrchní vrstva materiálu (např. přeměna mědi na měkčí oxid).
Mechanické působení:Leštící leštící kotouč pak mechanicky obrousí změkčený materiál a smete jej. Tlak podložky je pečlivě řízen, aby byla zajištěna rovnoměrná rychlost odstraňování na vysokých a nízkých místech, což nakonec vede k dokonale plochému, zrcadlovému- povrchu.
CMP není jediný proces, ale používá se selektivně na různé materiály:
STI CMP:K izolaci tranzistorů planarizací oxidů Shallow Trench Isolation.
ILD CMP:Vyhladit Vyhladit mezi{0}}vrstvy dielektrické (izolační) vrstvy.
Tungsten CMP:K odstranění přebytečného wolframu z "zástrček", které tvoří vertikální kontakty mezi vrstvami.
Měď CMP:Základní kámen moderní propojovací technologie, používané v damascénském procesu k vytváření vykládaných měděných drátů.
Kritický dopad efektivní efektivní planarizace
Efektivní planarizace není jen pohodlí; je to základní požadavek pro pokročilé polovodičové uzly.
1. Povolení více{0}}úrovňových propojení:CMP umožňuje skládat desítky vrstev kovových vodičů, což umožňuje složité, trojrozměrné směrování, které je dnes vyžadováno u miliard-tranzistorových procesorů a paměťových čipů.
2. Zlepšení výnosu a spolehlivosti:Odstraněním topologických defektů CMP drasticky snižuje zkraty, otevřená spojení a další mechanismy selhání. Rovnější povrch se přímo promítá do vyšší výtěžnosti výroby a spolehlivějších konečných produktů.
3. Usnadnění škálování zařízení:Každá další generace technologie menších tranzistorů závisí na stále přesnější litografii, jako je Extreme Ultraviolet (EUV). Tyto systémy mají ještě přísnější omezení stupně volnosti, díky čemuž je dokonalá rovinnost poskytovaná CMP absolutně -nevyjednávatelná.
4. Zlepšení elektrického výkonu:Hladší povrch snižuje zpoždění signálu (RC zpoždění) v propojeních a minimalizuje svody proudu, což přispívá k rychlejší spínací rychlosti a nižší spotřebě energie.
Závěr
I když je povrchová planarizace pomocí CMP často zastíněna průlomy v litografii nebo tranzistorovém designu, zůstává jedním z nejkritičtějších a nejopakovanějších procesů ve výrobě polovodičů. Je to základní krok, který vyčistí složitou topografii vytvořenou během výroby a poskytne nedotčené, ploché plátno, na kterém lze postavit další vrstvu mikroskopických zázraků. Jak se posouváme dále do éry angstrom-škálování a 3D architektur čipů, role pokročilých planarizačních technik bude jen nabývat na důležitosti a bude nadále podporovat technologický pokrok, který definuje náš moderní svět.
